Zusammenfassung
Der Selbsttest von Mikrorechnern ermöglicht, daß das System ohne Meßgeräte mit realer Geschwindigkeit geprüft werden kann. Aber der Selbsttest stellt einige Voraussetzungen an die Struktur des Systems und benötigt ein Selbsttestprogramm. Ein Algorithmus, welcher eine systematische Entwicklung von Selbsttestprogrammen ermöglicht, steigert seine Zuverlässigkeit und erniedrigt seinen Preis. Hier werden ein System- und ein Fehlermodell vorgestellt, die die systematische Erzeugung von Selbsttests unterstützen und moderne Technologien und Systemstrukturen berücksichtigen.
Summary
The selftest of microcomputers examins their real-time operation without measuring devices. The seiftest requires some structural condition and a seiftest program. The reliability of this program would be increased and the price decreased by a method providing systematic design. The paper suggests a new system and fault model helping the generation of seiftest and takes into consideration both the new technology and system structure.
Die Arbeiten wurden am Institut für Rechnerentwurf und Fehlertoleranz (ehemals Institut für Informatik IV) der Universität Karlsruhe am Lehrstuhl von Prof. Dr.- Ing. W. Görke durchgeführt.
This is a preview of subscription content, log in via an institution to check access.
Access this chapter
Tax calculation will be finalised at checkout
Purchases are for personal use only
Preview
Unable to display preview. Download preview PDF.
Literatur
Baschiera, D.; Courtois, B.: Testing CMOS: A Challange. VLSI Design, October 1984, S. 58-62.
Brahme, D.; Abraham, J.A.: Functional Testing of Microprocessors. IEEE Transaction on Computers, Vol. c-33, Nr. 6, June 1984, S. 475–485.
Breuer, M. A.: Test Generation for Busses and Tri-State Drivers. IEEE Automatic Test Program Generation Workshop Proceedings, San Francisco, March 15–16, 1983, S. 53-58.
Echtle, K.; Görke, W.; Marhöfer, M.: Zur Begriffsbildung bei der Beschreibung von Fehlertoleranz-Verfahren. Interner Bericht Nr.6/83 des Instituts für Informatik IV, Universität Karlsruhe, Mai 1983.
Gärtner, A.: Optimierte Selbsttestprogramme für Mikroprozessoren. Dissertation, Fakultät für Elektrotechnik, Rheinisch-Westfälischen Technischen Hochschule, Aachen, 1984.
Galiay, J.; Crouzet, Y.; Vergniault, M.: Physical Versus Logical Fault Models MOS LSI Circuits: Impact on Their Testability. IEEE Transaction on Computers, Vol. c-29, Nr. 6, June 1980, S. 527–531.
Hayes, J.: Fault Modeling. IEEE Design & Test, April 1985, S. 88-95.
Marchai, P.: Updating Functional Fault Model for Microprocessor Internal Buses. IEEE 15th Annual International Symposium on Fault-Tolerant Computing, June 19-21, 1985, Michigan, S. 59-64.
Marhöfer, M.: Testbarkeit von Schutzmechanismen. GI-Fachtagung: Fehlertolerierende Rechnersysteme, München, März 1982, S. 235–249, Informatik-FB. 54, Springer-Verlag Berlin.
Su, S.; Lin, T.: Functional Testing Techniques for Digital LSI/VLSI Systems. IEEE 21st Design Automation Conference Proceedings’ 84, Albuquerque, New Mexico, June 25–27, 1984, S. 517-528.
Thatte, S.M.: Test Generation for Microprocessors. University of Illinois-Urbana, Illinois, May 1979, (Report R-842)
Author information
Authors and Affiliations
Editor information
Editors and Affiliations
Rights and permissions
Copyright information
© 1987 Springer-Verlag Berlin Heidelberg
About this paper
Cite this paper
Benyó, Z. (1987). Systematische Erweiterung der Selbsttestmöglichkeiten von Baugruppen mit Mikroprozessoren. In: Belli, F., Görke, W. (eds) Fehlertolerierende Rechensysteme / Fault-Tolerant Computing Systems. Informatik-Fachberichte, vol 147. Springer, Berlin, Heidelberg. https://doi.org/10.1007/978-3-642-45628-2_16
Download citation
DOI: https://doi.org/10.1007/978-3-642-45628-2_16
Publisher Name: Springer, Berlin, Heidelberg
Print ISBN: 978-3-540-18294-8
Online ISBN: 978-3-642-45628-2
eBook Packages: Springer Book Archive