Zusammenfassung
Reduced Instruction Set Computer (RISC) haben seit ihrer Einführung weite Beachtung gefunden /Wei87, Tab87, Kle86/. Neben einigen Universitätsprojekten (RISC I und II in Berkeley, MIPS in Stanford) ist bereits eine größere Anzahl kommerzieller RISC-Prozessoren bekannt geworden. Ihre Architektur, obwohl jeweils als RISC bezeichnet, ist dabei recht unterschiedlich (Tab. 1). Die Bandbreite reicht bis zu Prozessoren, die man bzgl. bestimmter Eigenschaften bereits der ClSC-Welt zuordnen kann. Umgekehrt finden sich inzwischen auch in CISC-Prozessoren typische RISC-Merkmale wieder. Die Situation wird erst verständlich, wenn man berücksichtigt, daß es die RISC-Architektur nicht gibt, daß vielmehr eine Sammlung von einzelnen RISC-Architekturmaßnahmen existiert, aus denen von Fall zu Fall auszuwählen ist. Auf diese Weise entsteht ein fließender Übergang vom RISC bis zum CISC. Die typischen RISC-Architekturkomponenten sind: kleiner Befehlssatz; Load/Store-Architektur; Ein-Zyklus-Operationen; großer Registersatz; einheitliches Befehlsformat; wenige Adressierungsarten; Verzicht auf Mikrocode.
Access this chapter
Tax calculation will be finalised at checkout
Purchases are for personal use only
Preview
Unable to display preview. Download preview PDF.
Literaturverzeichnis
R. Gabriel: Performance and Evaluation of Lisp Systems, The MIT Press, Cambridge, Massachusetts, London, England, 1985
J. Hennessy et al.: Design of a High Performance VLSI Processor, Technical Report No. 236, February 1983, Computer Systems Laboratory, Stanford University
M. Hill et al.: Design Decisions in SPUR, Computer, November 1986
E. Hörbst, C. Müller-Schloer, H. Schwartzel: Design of VLSI Circuits based on VENUS, Springer 1987
M. G.H. Katevenis: Reduced Instruction Set Computer Architectures for VLSI, Report No. UCB/CSD 83/141, October 1983, Computer Science Division, University of California, Berkeley
R. H. Katz: Proc. of CS292 i: Implementation of VLSI Systems (Spring 1925) Report No. UCB/CSD 86/259, Computer Science Division, University of California, Berkeley
A. Klein: Reduced Instruction Set Computers-Grundprinzipien für eine neue Prozessorarchitektur, Informatik Spektrum 9, 1986, S. 334–348
Chr. Legutko, E. Schäfer, J. Tappe: Die Befehlspipeline des COLISRI-Systems, in Vorbereitung
Motorola: HCMOS Enhanced Floating-Point Coprocessor MC 68882, Technical Summary, Motorola Inc. 1986
P. Steenkiste, J. Hennessy: LISP on a Reduced-Instruction-Set-Processor, Proc. of the ACM Conf. on LISP and Functional Programming, MIT, 4.-6. August 1986
D. Tabak: RISC Architecture, Research Studies Press, 1987
G.S. Taylor et al.: Evaluation of the SPUR Lisp Architecture, Proc. of the 13th Annual Symp. on Comp. Arch. Tokyo, Japan, June 1986
D.M. Ungar: The Design and Evaluation of a High Performance Smalltalk System, Report No. UCB/CSD 86/287, März 1986, Computer Science Division, University of California, Berkeley
R. Weiss: RISC Processors: The new Wave in Computer Systems, Computer Design, May 15, 1987
Author information
Authors and Affiliations
Editor information
Editors and Affiliations
Rights and permissions
Copyright information
© 1988 Springer-Verlag Berlin Heidelberg
About this paper
Cite this paper
Müller-Schloer, C., Niedermeier, T., Rauh, D. (1988). Colibri: Ein Testfall für Die Risc-Philosophie. In: Kastens, U., Rammig, F.J. (eds) Architektur und Betrieb von Rechensystemen. Informatik-Fachberichte, vol 168. Springer, Berlin, Heidelberg. https://doi.org/10.1007/978-3-642-73451-9_11
Download citation
DOI: https://doi.org/10.1007/978-3-642-73451-9_11
Publisher Name: Springer, Berlin, Heidelberg
Print ISBN: 978-3-540-18994-7
Online ISBN: 978-3-642-73451-9
eBook Packages: Springer Book Archive