Skip to main content

Der ASIC-Entwurfsprozeß

  • Chapter
ASIC-Design
  • 186 Accesses

Zusammenfassung

Ziel des ASIC-Entwurfs ist es, eine bestimmte Funktion in eine integrierte Schaltung umzusetzen und das Maskenlayout bereitzustellen, das ein Halbleiterhersteller für die physikalische Realisierung des Schaltkreises benütigt. Der ASIC-Entwurfsprozeß ist rechnergestützt und gliedert sich in vier Schritte: Spezifikation der Schaltungsfunktionen, Schaltplanerstellung (Schematic 1) Entry), Layouterstellung und Testprogrammentwicklung. In diesem Kapitel werden die Methoden bei einer ASIC-Entwicklung vorgestellt, die auf Hierarchien und der Komplementarität von Sichtweisen beruhen. Für die Entwurfsschritte werden Simulationsprogramme, Geometrieeditoren und andere CAE-Werkzeuge benutzt. Das Akronym CAE steht für Computer Aided Engineering (engl. für Rechnergestützte Entwicklung).

This is a preview of subscription content, log in via an institution to check access.

Access this chapter

Chapter
USD 29.95
Price excludes VAT (USA)
  • Available as PDF
  • Read on any device
  • Instant download
  • Own it forever
eBook
USD 49.99
Price excludes VAT (USA)
  • Available as PDF
  • Read on any device
  • Instant download
  • Own it forever
Softcover Book
USD 79.99
Price excludes VAT (USA)
  • Compact, lightweight edition
  • Dispatched in 3 to 5 business days
  • Free shipping worldwide - see info

Tax calculation will be finalised at checkout

Purchases are for personal use only

Institutional subscriptions

Preview

Unable to display preview. Download preview PDF.

Unable to display preview. Download preview PDF.

Literatur

  1. D. Gajsky und R. Kuhn: Guest Editors Introduction: New VLSI Tools. Computer (1983) 12

    Google Scholar 

  2. W. Rosenstiel und R. Camposano: Rechnergestutzter Entwurf hochintegrierter MOS-Schaltungen. Berlin, Heidelberg, New York: Springer 1989

    Google Scholar 

  3. B. Eschermann: Funktionaler Entwurf digitaler Schaltungen. Berlin, Heidelberg, New York: Springer 1993

    MATH  Google Scholar 

  4. D.L. Perry: VHDL 2nd Ed. New York, San Francisco, Washington D.C.: McGraw-Hill 1994

    Google Scholar 

  5. The Institute of Electrical and Electronic Engineers: IEEE Standard VHDL Language Reference Manual IEEE Std 1076-1993. New York: IEEE Press 1994

    Google Scholar 

  6. B. Hoppe: Mikroelektronik 2. Würzburg: Vogel-Verlag 1997

    Google Scholar 

  7. E. A. Amerasekara und D. S. Campell: Failure Mechanisms in Semiconductor Devices. Chichester, New York, Brisbane, Toronto, Singapore: John Wiley & Sons 1987

    Google Scholar 

  8. R. Chandramouh und S. Pateras: Testing systems on a chip. IEEE Spectrum 33 (1996) 11,S. 42-47

    Article  Google Scholar 

Download references

Author information

Authors and Affiliations

Authors

Rights and permissions

Reprints and permissions

Copyright information

© 1999 Springer-Verlag Berlin Heidelberg

About this chapter

Cite this chapter

Hope, B. (1999). Der ASIC-Entwurfsprozeß. In: ASIC-Design. Springer, Berlin, Heidelberg. https://doi.org/10.1007/978-3-642-59818-0_3

Download citation

  • DOI: https://doi.org/10.1007/978-3-642-59818-0_3

  • Publisher Name: Springer, Berlin, Heidelberg

  • Print ISBN: 978-3-540-61664-1

  • Online ISBN: 978-3-642-59818-0

  • eBook Packages: Springer Book Archive

Publish with us

Policies and ethics