Kurzfassung
Der Asynchrone Transfermodus (ATM) beginnt sich mehr und mehr als wichtige Netzwerktechnologie sowohl in privaten als auch öffentlichen Netzen durchzusetzen. Es besteht aber immer noch ein großer Mangel an Erfahrung mit Implementierungen leistungsfähiger, an das ATM-Umfeld angepaßter Protokolle auf unterschiedlichen Implementierungsplattformen. Wichtig ist hierbei, daß der Nutzen neuartiger Protokolle durch reale Implementierungen oder praxisnahe Simulationen nachgewiesen werden kann. Der vorliegende Artikel beschreibt anhand eines Protokolls mit zellenbasierten Vorwärtsfehlerkorrekturmechanismen [CaEG95a, CaEG95b] in der ATM-Adaptionsschicht sowie eines Protokolls mit ATM-spezifischen Übertragungswiederholungsmechanismen [CaZi95] unser Vorgehen bei der Gewinnung von Leistungsaussagen. Zur Untersuchung der Protokollimplementierungen werden preiswerte, PC-basierte Systeme, die Emulation von ATM-Netzwerken auf Arbeitsplatzrechnern und schließlich die Implementierung auf hochleistungsfähiger Hardware aufgeführt. Als ein Resultat der Arbeiten kann der Nutzen des gewählten Protokolls und der Implementierungen anhand konkreter Leistungskenndaten aufgezeigt werden.
This is a preview of subscription content, log in via an institution to check access.
Access this chapter
Tax calculation will be finalised at checkout
Purchases are for personal use only
Preview
Unable to display preview. Download preview PDF.
Literatur
ATM Forum: UTOPIA, An ATM-PHY Interface Specification, Level 1, Version 2, März 1994
Bondi, A.; Lai, W.-S.: The influence of cell loss patterns and overheads on retransmission choices in broadband ISDN, Computer Networks and ISDN Systems 26, S. 585–598, 1994
Cadence Design Systems, Inc.: Dokumentation zur Entwurfsumgebung DFW II, Cadence Design Systems, Inc., San Jose, U.S.A., 1994
Carle, G.; Schiller, J.: Enabling High Bandwidth Applications by High-Performance Multicast Transfer Protocol Processing, 6th IFIP Conference on Performance of Computer Networks, PCN95, Istanbul, Türkei, Oktober 1995
Carle, G.; Esaki, H.; Guha, A.; Tsunoda, K.; Kanai, K.: Necessity of an FEC Scheme for ATM Networks, Contribution ATMF/95–0325; ATM Forum Technical Committee ‘Service Aspects and Applications SA&A’,Denver, Colorado, U.S.A., April 1995
Carle, G.; Esaki, H.; Guha, A.; Tsunoda, K.; Kanai, K.: Proposal for Specification of FEC-SSCS for AAL Type 5, Contribution ATMF/95–0326; ATM Forum Technical Committee ‘Service Aspects and Applications SA&A’, Denver, Colorado, U.S.A., April 1995
Carle, G.; Zitterbart, M.: ATM Adaptation Layer and Group Communication Servers for High-Performance Multipoint Services, 7th IEEE Workshop on Local and Metropolitan Area Networks, Marathon, Florida, März 1995
CCITT: Functional Specification and Description Language (SDL), Recommendations Z.100–Z.104, Blue Book, Oktober 1989
Esaki, H.; Carle, G.: Combination of SSCOP and an AAL-Level FEC Scheme, Contribution ATMF/95–1560; ATM Forum Plenary, London, U.K., Dezember 1995
Efficient Networks, Inc.: ATM Adapter ENI 155p for PCI Bus Product Information, Hardware Installation Guide, Hardware Device Interface User’s Guide, 1996
European Silicon Structures: Dokumentation zur 0,7 μm-Bibliothek, European Silicon Structures, Rousset, Frankreich, 1994
Gumm, M.: VHDL-Modelling and Synthesis of the DLXS-RISC-Prozessor; VLSI Design Course, Institut für Parallele und Verteilte Höchstleistungsrechner (IPVR), Universität Stuttgart, 1995
Feldman, J.M.; Retter, C.T.: Computer architecture: a designer’s text based on a generic RISC, McGraw-Hill, 1994
Hennessy, J.L.; Patterson, D.A.: Rechnerarchitektur: Analyse, Entwurf, Implementierung und Bewertung, Vieweg Verlag, Braunschweig, 1994
IEEE Std 1076–1987, VHDL: VHSIC Hardware Description Language
Krishnakumar, A.S.; Kneuer, J.G.; Shaw, A.J.: HIPOD: An Architecture for High-Speed Protocol Implementations, in: Danthine, A.; Spaniol, O. (Eds.): High Performance Networking, IV, IFIP, North-Holland, 1993, S. 383–396
Kim, H.; Farber, D.: The Failure of Conservative Congestion Control in High-Speed Networks, Proceedings of Second Gigabit Networking Workshop (GBN’95), Boston, MA, U.S.A., April 1995
Lehmann, Wunder, Selz: Schaltungsdesign mit VHDL, Franzis-Verlag, 1994
Linux Homepage, http://www.linux.org/
Mankin, A.; Hoffman, E.; Perez, M.: Vendor Independent (and Architecture Flexible) Network Control Entity, Proceedings of INET’94, Internet Society, Prag, Juni 1994
Ohta, H., Kitami, T.: A Cell Loss Recovery Method Using FEC in ATM Networks, IEEE Journal on Selected Areas in Communications, Vol. 9, No. 9, Dezember 1991, S.1471–1483
ITU-T Draft Recommendation Q.2110: B-ISDN Adaptation Layer - Service Specific Connection Oriented Protocol (SSCOP), International Telecommunication Union, Genf, 1994
Romanov, A.: Some Results on the Performance of TCP over ATM, Second IEEE Workshop on the Architecture and Implementation of High Performance Communication Subsystems HPCS’93, Williamsburg, Virginia, U.S.A., September 1993
Sailer, P.M.; Kaeli, D.R.: The DLX Instruction Set Architecture Handbook, Morgan Kaufmann Publishers Inc., San Francisco, USA, 1996
Schiller, J.: A Flexible Co-Processor for High-Performance Communication Support, IEEE Globecom’95, Singapore, November 1995
Schiller, J.: Teilautomatisierter Entwurf modularer Prozessorsysteme für die Hochleistungskommunikation, Fortschrittsberichte VDI, Reihe 10, Nr. 426, VDI-Verlag Düsseldorf, 1996
Schiller, J.; Zitterbart, M.: Modular VLSI Implementation Architecture for High-Performance Communication Support, 7th IEEE Workshop on Local and Metropolitan Area Networks, Marathon, Florida, März 1995
Stock, T; Grünenfelder, R.: Frame Loss vs. Cell Loss in ATM Concentrators and Policing Units, Proceedings of 12th Annual Conference on European Fibre Optic Communications an Networks, Heidelberg, Juni 1994
Steenkiste, Peter A.: A Systematic Approach to Host Interface Design for High-Speed Networks, IEEE Computer, März 1994, S. 47–57
Synopsys Inc.: Dokumentation zu Simulator, Design Compiler, Design Analyzer, Version 3.0b, Synopsys Inc., Mountain View, USA, 1994
Texas Instruments Inc.: TMS320C80 Multimedia Video Processor: Technical Reference, Texas Instruments Inc., http://www.ti.com/
Verilog SA: Dokumentation zu Geode, Verilog SA, Toulouse, Frankreich
Virtual Computer Corporation: EVC1s technical reference, Virtual Computer Corporation, Reseda, U.S.A., 1995
Worster, T.; Fischer, W.; Davis, S.P.: Resource Allocation for Packet Data Traffic on ATM: Problems and Solutions, in Gerner, N.; Hegering, H.-G.; Swoboda, J. (Hrsg.): Proceedings of “Kommunikation in Verteilten Systemen” München, März 1993, Springer-Verlag, S. 100–113
Xilinx: The programmable logic data handbook, Xilinx, San Jose, U.S.A., 1994
Author information
Authors and Affiliations
Editor information
Editors and Affiliations
Rights and permissions
Copyright information
© 1997 Springer-Verlag Berlin Heidelberg
About this paper
Cite this paper
Carle, G., Schiller, J. (1997). Hochleistungsfähige Implementierung von Protokollen mit zellenbasierten Fehlerkontrollmechanismen für ATM-Netze. In: Zitterbart, M. (eds) Kommunikation in Verteilten Systemen. Informatik aktuell. Springer, Berlin, Heidelberg. https://doi.org/10.1007/978-3-642-60729-5_9
Download citation
DOI: https://doi.org/10.1007/978-3-642-60729-5_9
Publisher Name: Springer, Berlin, Heidelberg
Print ISBN: 978-3-540-62565-0
Online ISBN: 978-3-642-60729-5
eBook Packages: Springer Book Archive